첨단 로직은 더 이상 패키징 이야기만이 아닙니다. 프론트엔드에서 High-NA EUV(0.55 개구수)가 AI 가속기와 프리미엄 SoC에 필요한 옹스트롬급 노드를 위해 랩 시연에서 장비 설치·공정 자격으로 옮기고 있습니다.
ASML의 High-NA 플랫폼은 오늘날 0.33-NA EUV와 다른 장비 등급입니다. 더 큰 광학계, 대당 더 높은 자본 비용, 더 미세한 해상도를 위한 레지스트·에칭·계측의 전면 재설계. 연구기관과 선단 파운드리는 2025–2026년 개발·초기 양산 준비를 위해 시스템을 설치해 왔습니다.
High-NA가 사려는 것
- 다중패터닝 단계 감소 — High-NA 한 번 노광이 여러 번의 0.33-NA 시퀀스를 대체하면 사이클 타임과 결함 기회가 줄 수 있습니다.
- 설계 자유도 — GAA/나노시트 트랜지스터와 더 조밀한 인터커넥트를 위한 미세 피처.
- 노드 경쟁력 — 가장 앞선 AI 실리콘을 누가 돌릴 수 있는지를 정하는 패터닝 툴킷 접근.
채택을 여전히 결정하는 것
장비 한 대 비용은 수억 달러 규모입니다. 처리량·오버레이·스티칭 제약·웨이퍼당 비용이 설치된 0.33-NA 플릿의 연장 다중패터닝을 이겨야 합니다. 일부 파운드리 로드맵은 경제가 이기는 곳에서 여전히 low-NA EUV+계산 리소그래피에 기대입니다. 따라서 High-NA는 자동 교체가 아니라 CapEx·공정 비용 결정입니다.
계측·검사 강도도 올라갑니다. 더 미세한 피처는 스캐너 주변 장비 시장을 키우는 더 엄격한 공정 제어를 요구합니다.
앞으로 볼 포인트
- 어떤 노드·고객이 실제로 High-NA로 테이프아웃하고, 어떤 쪽이 연장 0.33-NA 흐름에 남는지.
- EXE급 양산 장비의 시간당 웨이퍼·수율 학습 곡선.
- High-NA 용량이 소수 선단 팹에 집중되는 양상—그리고 AI 칩 공급 지리에 대한 함의.
프론트엔드 리소그래피와 백엔드 패키징은 이제 이중 병목입니다. High-NA는 같은 산업 스토리의 프론트엔드 장입니다. 다음 AI 다이를 규모 있게 누가 찍고, 패키징하고, 전력을 공급할 수 있는가.