GAA 나노시트는 위험 양산에 들어가고, 하이브리드 본딩·HBM이 패키징 서사를 지배합니다. 다음 트랜지스터 밀도 이야기는 상보 FET(CFET)입니다. 평면·FinFET 레버가 소진된 뒤 풋프린트를 되찾기 위한 n·p 채널의 수직 적층.
파운드리와 장비사는 CFET 공정 모듈—선택 에피·중간 유전체 격리·타이트 컨택 오버레이—을 슬라이드가 아니라 후반 로직 노드에 맞춥니다.
산업적 요점은 적층 로직의 CapEx·수율이지 또 다른 패키징 약어가 아닙니다.
CFET가 바꾸는 것
- 풋프린트 회복 — GAA만으로 정체되는 곳의 수직 n/p 적층.
- 장비 로드맵 — 적층 상보 채널용 에피·에치·계측.
- 디자인 룰 — CFET가 페이퍼 노드 이상이 되는 PDK 시점.
여전히 실패하는 것
CFET를 3D NAND형 적층이나 칩렛 패키징과 혼동. 컨택 저항·열 경로가 신뢰되기 전 양산 일정에 베팅. HBM 하이브리드 본딩·단독 백사이드 파워·유일한 병목으로서의 High-NA EUV 이야기가 아닙니다.
앞으로 볼 포인트
- 어떤 파운드리가 단면만이 아니라 CFET 파일럿 수율 창을 내는지.
- 적층 상보 기생용 EDA 준비.
- GAA 학습곡선이 CapEx를 삼키며 CFET가 미끄러지는지.
GAA는 지금의 등반입니다. CFET는 능선 뒤의 다음 벽입니다.