커스텀 AI 실리콘의 제약은 더 이상 설계 단계에만 있지 않습니다. 더 어려운 병목은 제조 스택 하단에 있습니다. 바로 첨단 패키징 용량과 고대역폭 메모리(HBM)입니다.
하이퍼스케일러와 모델 랩은 독자 가속기에 계속 투자하지만, 같은 물리적 병목을 두고 경쟁합니다. 선단 파운드리 슬롯도 중요하지만, 2.5D/3D 패키징 라인과 집중된 메모리 시장의 HBM 공급도 마찬가지입니다. 한 제약이 풀리면 수요는 다음으로 느린 단계로 이동합니다.
병목이 이동한 지점
지난 사이클의 상당 기간 담론은 GPU 가용성에 집중했습니다. 그 프레임은 불완전합니다. 가속기 로드맵은 이제 다음에 좌우됩니다.
- 첨단 패키징 — 연산 다이를 HBM 스택에 연결하는 CoWoS급 및 유사 플랫폼. 용량 확장은 주 단위가 아니라 분기·년 단위입니다.
- HBM 할당 — 메모리 대역폭이 상업적 레버리지가 되었습니다. 가격과 장기 공급 계약이 어떤 제품이 규모 있게 출하될 수 있는지를 좌우합니다.
- 서브스트레이트·조립 수율 — 웨이퍼가 있어도 패키지 수율과 서브스트레이트 공급이 고객 램프를 지연시킬 수 있습니다.
공장 일정 대 소프트웨어 일정
소프트웨어 모델 출시는 수개월 단위로 움직입니다. 팹 장비, 클린룸 확장, 패키징 라인은 여전히 다년 자본 사이클입니다. 그 불일치는 제품 로드맵에서 드러납니다. 패키징이나 HBM 대기열이 해소되지 않으면 발표된 칩이 미뤄집니다.
조달 팀은 더 이른 용량 예약, 가능한 멀티소싱, 실리콘 설계와 패키지 아키텍처의 더 긴밀한 결합으로 대응하고 있습니다. 칩 아키텍처 결정은 점점 패키징 결정이 되고 있습니다.
앞으로 볼 포인트
- 발표된 패키징 용량 증설과 실제 자격 있는 산출량의 차이.
- HBM 세대 전환과 공급이 공표된 수요를 따라가는지 여부.
- 세컨드 소스 패키징 생태계가 집중 리스크를 줄이는지 여부.
AI 실리콘의 산업 스토리는 더 이상 누가 가장 빠른 가속기를 설계하느냐만이 아닙니다. 테이프아웃에서 서버 보드의 완성 모듈까지, 가장 느린 신뢰 가능한 단계를 누가 통제하느냐입니다.